

第四章 服务内容及要求

一、项目概述

因现有项目需要，现需要外协 90 nm 工艺节点 SOI 整晶圆流片服务。本项目自主研发高速微环调制器芯片、多端口光交换芯片，其中包含微环谐振腔、低损耗端面耦合器、多模干涉耦合器、低损耗层间耦合器等工艺敏感器件。由于两种芯片需要高精度波导工艺、多层硅-氮化硅波导技术、多浓度掺杂技术以及多层金属技术等，必须采用定制化的 90 nm 工艺节点 SOI 先进工艺保证芯片中心波长准确、大规模系统低损耗以及芯片整体性能稳定。

二、工艺要求

1、工艺节点：90 nm 节点 SOI 工艺。供应商需要具备电阻率高于 1000 ohm-cm 的 200mm 及以上 SOI 整晶圆加工能力，提供包括 2 μ m BOX、4 层氮化硅、金属热电极、4 层 AL 金属后段制程、横向 p-i-n Ge 掺杂及其他等效工艺服务。

2、提供离子注入条件的定制化 Split。

3、提供 Ge 外延嵌入深度定制化 Split。

4、具有合计 24mm $\times$ 30mm 及以上的设计视场面积。

5、提供晶圆电镀表面微凸点的 Split。

6、工艺类型：整晶圆流片。

7、工艺套件：提供完整 PDK（如光栅耦合器、边缘耦合器、马赫曾德尔调制器、Si-Ge 探测器等，以及 DRC/LVS 规则等）

8、具备 0.5dB/cm 及以下传输损耗的氮化硅 0 波段波导的能力。

9、具备 1.5dB 及以下损耗的氮化硅 0 波段端面耦合器的能力。

10、具备 0.2dB 及以下损耗的氮化硅-硅 0 波段层间耦合器的能力。

11、支持环境：提供光电仿真所需的标准单元库以及仿真设计必须的模型。

三、服务内容

1、整晶圆流片次数：共 1 次（基础）。

2、交付物：

（1）交付整 wafer，数量 25 片。

（2）晶圆可接受测试（WAT）报告。

3、技术支持：

(1) 提供流片前的设计规则评审（DRC 检查）支持。

(2) 提供流片后的异常测试数据分析支持。

4、流片周期：自第一张光罩入厂之日起，流片周期不超过 3 个月。

四、知识产权与保密要求

1、供应商必须与采购方签订严格的《保密协议（NDA）》。

2、采购方对本次流片所提交的 GDSII、设计数据、测试数据等拥有完全知识产权。

3、供应商仅可将上述数据用于本次包晶圆流片，不得用于任何其他项目、研究或商业用途，不得向第三方（含关联公司）泄露。

4、流片结束后，供应商须在 30 日内书面确认销毁或返还所有包含敏感数据的文件、mask 数据及备份。

5、若因供应商原因导致设计泄露，供应商需承担全部法律责任及相应经济赔偿。

五、进度要求

2026 年 11 月 30 日前完成所有服务内容，时间节点要求如下：

1、2026 年 9 月 1 日前：采购商提交通过设计规则检查的 GDSII；

2、2026 年 9 月 15 日前：供应商完成 GDSII 提交后的版图检查及处理并反馈结论；

3、2026 年 11 月 30 日前：供应商完成整晶圆流片，交付全部晶圆、WAT 报告及其他交付物；

4、供应商应在每个关键节点前 5 个工作日提交进度报告。

六、质量保证与补救措施

1、若因工艺/制程原因（非采购方设计 DRC 错误）导致流片失败，供应商应免费重新安排相同工艺的整晶圆流片，最迟于失败确认后 3 个月内完成。

2、连续两次因工艺原因失败，供应商需退还已支付的全部费用，并赔偿采购方直接经济损失。

3、供应商应对晶圆加工、运输全过程购买保险，承担相应责任。

七、其他要求

1、供应商须具备 90 nm 节点 SOI 工艺整晶圆流片资质，并能提供完整的技术支持。

2、任何工艺变更（含设备、材料、制程参数）必须提前书面通知采购方并获得书面同意。

3、晶圆包装要求：采用防静电、真空包装，必要时使用干冰运输，确保晶圆在运输过程中不受损坏。

八、验收标准

1、晶圆外观检验：无裂片、划痕、污染等明显缺陷；

2、WAT 测试结果符合 PDK 出货标准规范要求；

3、验收周期：交付后 15 个工作日内完成，验收不合格可要求更换或重新流片。